derive_pll_clocks -create_base_clocks
derive_clock_uncertainty

#Входные клоки
# Тактовая на PLL
create_clock -name Clk50MHz -period 20.000 -waveform {0 10} [get_ports {Clk50MHz}]

# Тактовая на примнике enet0
create_clock -name ENET0_RX_CLK -period 40.000 -waveform {0 20} [get_ports {ENET0_RX_CLK}]

# Тактовая на передатчике enet0
create_clock -name ENET0_TX_CLK -period 40.000 -waveform {0 20} [get_ports {ENET0_TX_CLK}]

# Тактовая на примнике enet1
create_clock -name ENET1_RX_CLK -period 40.000 -waveform {0 20} [get_ports {ENET1_RX_CLK}]

# Тактовая на передатчике enet1
create_clock -name ENET1_TX_CLK -period 40.000 -waveform {0 20} [get_ports {ENET1_TX_CLK}]
